基本的にマニュアルは見ない主義なんだけど、こういうクセの強いデバイスはマニュアルをしっかり読んでおく必要がある。 そしてマニュアルを読むときは原文で読む。 このデバイスの日本語版マニュアルがあるのかどうか知らないけど、翻訳したものはあまり信用できない。 結構いい加減に訳されているものがあるから。
といって、英語の読解力のレベルは低いので、ここに書くこと自体信用できないという話もあるけど、自分の備忘録として書いておく。
読んだマニュアルは、AN691”Manually Generating an Si5351 Register Map”というやつ。 秋月のモジュールを使用する前提で検討している。
２．Conceptualizing a Frequency Plan
”PLLは、600~900MHzの中間VCO周波数を生成するフィードバックマルチシンセで構成される。”とあるので、VCO周波数は600~900MHzの範囲内で使うのだと思ったけど、そうでもないみたい。3.2項では、フィードバックマルチシンセの分数値の有効範囲は15~90という記載がある。 これに当てはめると、xtalの周波数は25MHzなので、VCO周波数の下限は375MHzになる。 この辺は、実際に発振させてみて確認したい。
また、”VCOの周波数は、それぞれの出力マルチシンセサイザーで分周することで、500kHzと200MHzのマルチシンセ周波数を生成することができる。”とある。4.1.2項に、デバイダの分数値は6~1800とあるので、VCO最大周波数が900MHzの時最大の分周値1800で割ると500kHzになり、また、最大周波数は、仕様上200MHzと謳っているので矛盾はない。 ただ、次のRデバイダーについては、”2.5kHzまで落とせる”となっているが、4.2.2項によると分割数の最大値は128なので500kHzから2.5kHzは生成できない。 VCO周波数の下限600MHzを採用して、分周値1800とした時、出力周波数は500kHzでなく333kHzになり、Rデバイダの分周値128を使うと2.6kHzとなり2.5kHzに近づくけど、なんかしっくりこない。
何かすっきりしないけど、周波数の低い方は、実際に使いたいのは、せいぜい500kHzだから深く考えないで無視することにする。
2.1 PLL Selection
spred spectrum機能に関する説明があるが、使用しないので割愛。
2.1.1 Selecting the proper VCO frequencies and devide ratio
ここ、タイトルからすると重要な項目だと思うけどよく理解できない。
1. “有効な分周比は、4、6、8、そして8+1/1048575~900までの任意の値”
1048575という値は、レジスタが20bitだから最も細かく設定できる分母を選んでいるということだろうな．．。
8以下は、8と4と6しか選択できない？ 出力の最大周波数は200MHzなので特に不都合はないということか．．。
前にも書いたけど、4.1.2項では、有効な分周比は、6~1800と記載がある。これとの関係は？
2.”ジッタが気になる周波数では、分周値を整数にする。可能ならfeedback multisynthと両方整数にする。”
いままで、出力の分周値の方だけ偶数にするのだと勘違いしていた。
3. “上の2つの基準が満たされたら、できるだけ多くの整数の分周比を選択してみる。“
どうやったら適切なVCO周波数と分周値が決められるのかちっともわからないけど、１、２を満たすように色々試してみたら？ということ？
どっちにしても、VFOとして細かく周波数を可変したい場合は、両方とも整数にするのは無理だから無視。
2.2 Output Clock Pin Assignment
秋月のモジュールは3つの出力とも同じVDDOに接続されているので、ここに書いてあるような出力のアサイン方法は意味がないので割愛。
3.Configuring Input and PLL Register Parameters
3.1.1 XTAL Source
PLL_xSRCは、デフォルトでXTALが選択されているので何もしなくてよい。 XTAL_CLは、XTALの負荷容量とのマッチング調整。 デフォルトで10pFとなっているが、秋月の取説では8pFに設定しろと書いてある。 これも今まで知らなかったので、ソフトを訂正する必要がある。
3.2 Feedback Multisynth Divider Equations
ここは記載されている数式通りにするしかない。 分数値の有効範囲が15~90と記載されているが、他の説明と矛盾するところがあるので、実験で確かめることが必要。
2021.5.28追記
a+b/c の求め方
c は、レジスタが20bitなので20ビットで表現できる最大値(1048575)を使う。 そうすると、最も細かく小数部分が設定できる。
aは、fVCO/fXTALの整数部分。
bは、fVCO = fXTAL * (a + b / c)の式を変形して、b = (fVCO – fXTAL * a) * c / fXTAL から求める。
3.2.1 Integer Divide Values
ジッタを改善するためには、偶数がいいと書いてある。 整数モードにするには、FBx_INTを設定する。
3.3 Miscellaneous PLL Parameters
Set PLLA_CL=2、Set PLLA_CL=2とあるが、レジスタマップにそれらしいレジスタがなく意味不明。
いちおう、PLLの設定に関しては理解が少しは深まった。